CMOS MICROCOMPUTER HAVING STANDBY FUNCTION

Patent Number:

JP61024090

Publication date:

1986-02-01

Inventor(s):

TAKAYAMA SHIGERU

Applicant(s)::

NEC CORP

Requested Patent:

__ JP61024090

Application Number: JP19840144682 19840712

Priority Number(s):

IPC Classification:

G11C11/34; G06F15/02

EC Classification:

Equivalents:

JP1728806C, JP4012555B

Abstract

PURPOSE:To make high speed operation and low standby power consumption compatible by bringing a threshold potential of one of P channel or N channel transistor (TR) to a potential different depending on the normal operation and standby state.

CONSTITUTION:In connecting a substrate potential internal generating circuit 11 to an N channel TR 10 in an inverter circuit, the substrate potential internal generating circuit 11 is thrown to the position of a switch (a) in the normal operating state, the substrate potential of the N channel TR 10 is brought to the common potential. When the standby control flip-flop is set, the oscillating circuit is stopped, a RAM data is stored and the mode is transmitted to the standby state, then the substrate potential generating circuit 11 throws the switch to the position (b). The substrate potential of the N channel TR 10 is lowered by Vs than the normal operation, the current OFF characteristic of the N channel TR is improved than that at the normal operation and low power consumption is realized.

Data supplied from the esp@cenet database - 12

- (19) JAPANESE PATENT OFFICE (JP)
- (12) Japanese Unexamined Patent Publication (A)
- (11) JP-A-024090/1986
- (43) Published: February 1, 1986
- (51) IPC Classification: G11C11/34; G06F15/02

Internal File Number: 7230-5B; 7343-5B

Examination Request: Not Yet Requested

Identification Symbol: None

The Number of Invention: 1 (three pages)

- (54) Title: CMOS MICROCOMPUTER HAVING STANDBY FUNCTION
 (21) Japanese Patent Application No. 144682/1984

 - (22) Filed: July 12, 1984
- (72) Inventor: TAKAYAMA Shigeru

Address: c/o NEC CORP, 5-33-1, Minato-ku, Tokyo

(71) Applicant: NEC CORP

Address: 5-33-1, Minato-ku, Tokyo

(74) Agent: UCHIHARA Shin, Patent Attorney

SPECIFICATION

1. Title of the Invention:

CMOS MICROCOMPUTER HAVING STANDBY FUNCTION

2. What Is Claimed Is:

1. A CMOS microcomputer having a standby function, wherein a threshold potential of at least either a P-channel or N-channel transistor changes in response to state switching, which is performed between a standby and normal operation state.

3. Detailed Descriptin of the Invention

(Industrial Field of Utilization)

The present invention relates to a CMOS microcomputer having a standby function.

(Prior Art)

Fig. 1 is a block diagram of a conventional CMOS microcomputer, which includes a CPU portion 1, a RAM portion 2, an oscillating circuit portion 3, and a standby control flip-flop portion 4. When a standby request occurs, the CPU portion 1 sends a standby control flip-flop portion set signal 5 to set the standby control flip-flop portion 4. The oscillating circuit portion 3 then stops providing internal clock signals in response to a standby control flip-flop portion output signal 6. In this step the RAM portion 2 holds the current data, and the CMOS microcomputer enters a standby state. The CMOS microcomputer can operate with lower power than that in a normal

operation state because only the RAM portion 2 consumes the power for holding data. To release the standby state, an external control signal 8 resets the standby control flip-flop portion 4. This allows the oscillating circuit portion 3 to re-operate so as to provide clock signals, and then allows the CMOS microcomputer to enter the normal operation state.

(Disadvantage of the Prior Art)

The high-speed operation of microcomputers requires lower threshold voltage of transistors. The high integration of the transistors involves the shortening of the channel lengths, thus lowering the threshold voltage. However the low threshold voltage causes the worsening of the current OFF characteristic of the transistors, increasing the channel current leakage. Therefore it is difficult to operate the transistors in a standby state with low power.

(Object of the Invention)

The present invention is to provide a CMOS microcomputer which enables both high-speed operation and low power consumption.

(Constitution of the Invention)

The present invention includes an internal substrate voltage generation circuit portion for at least one type of transistor, and detects a standby state to apply a potential different from that in a normal operation state to at least one

substrate of either a P-channel or N-channel transistor which constitute the CMOS microcomputer. The substantially increased threshold voltage enables the solid cutoff of the current leakage in the standby state. In the normal operation state the CMOS microcomputer operates at high-speed with low threshold voltage. An internal substrate potential switching circuit portion of the present invention operates to make potential difference between a normal operation and standby state, the potential difference being applied to all the substrates of the CMOS microcomputer chip. The changing of the potential applied to the wells is also possible to obtain the same effect as described above.

(Preferred Embodiments)

Fig. 2 is a main circuit diagram of a CMOS microcomputer according to the present invention. An inverter circuit of Fig. 2 consists of a P-channel transistor 9 and N-channel transistor 10. An internal substrate potential switching circuit portion 11, which is in a state of connecting to the N-channel transistor 10, is described in the following. In a normal operation state the internal substrate potential switching circuit portion 11 has switched to (a). The substrate potential of the N-channel transistor 10 is therefore equal to ground potential. In this step a low threshold voltage Vs suitable for high-speed operation is set.

Subsequently, when a standby request occurs, the standby control flip-flop portion 4 in Fig. 1 is set, an oscillating circuit portion 3 stops, the RAM portion 2 holds the current data, and then the CMOS microcomputer enters the standby state. At the same time the internal substrate potential switching circuit portion 11 detects an standby control flip-flop portion output signal 6 to switch to (b). In this step the substrate potential of the N-channel transistor 10 becomes lower than that in the normal operation state by Vs, and thereby the threshold voltage becomes substantially high. Therefore the current OFF characteristic of the N-channel transistor improves compared to that in the normal operation state, realizing the low power consumption.

A RAM portion in a standby state can hold data even when a threshold voltage is unusually high, and thus consumes small current.

To release the standby state, the internal substrate potential switching circuit portion 11 detects the reset of the standby control flip-flop portion 4 to switch to (a). The substrate potential of the N-channel transistor becomes normal ground voltage, and the CMOS microcomputer enters the normal operation state.

Fig. 3 is an example of a circuit which provides the substrate voltage Vs. The circuit contains an oscillating

circuit portion 13 to 18, a capacitor 19, and transistors 20, 21, generating the negative substrate voltage Vs at a substrate voltage generation terminal 22.

(Effect of the Invention)

As described above, the present invention provides a CMOS microcomputer which realizes both high-speed operation and low standby power consumption by employing an internal substrate voltage generation circuit portion for at least one type of transistor, and an internal substrate potential switching circuit portion which detects a standby state to apply a different potential from that in a normal operation state to at least one substrate of either a P-channel or N-channel transistor of the CMOS microcomputer. It is to be understood that the present invention is not to be intended to be limited to the above-described embodiments. In one alternative embodiment, the substrate potential of a P-channel transistor can be changed instead of the substrate of an N-channel transistor. In another alternative embodiment, a well potential can be changed instead of a substrate potential. In still another alternative embodiment, the standby function of the present invention is used in holding data of not only a RAM portion in a standby state, but also other circuit elements in a standby state.

5 standby control flip-flop portion set signal

6 standby control flip-flop portion output signal

7 oscillating circuit portion output

8 external control signal

Fig. 2 is a main circuit diagram of a CMOS microcomputer according to the present invention.

9 P-channel transistor

10 N-channel transistor

internal substrate potential switching circuit portion

12 substrate voltage Vs

(a) normal operation state

(b) standby state

Fig. 3 is a circuit diagram of a internal substrate voltage generation circuit portion according to the present invention.

13 to 18 oscillating circuit portion

19 capacitor

20, 21 transistor

22 substrate voltage generation terminal

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-24090

@Int Cl.4

識別記号

厅内黎理番号

匈公開 昭和61年(1986)2月1日

G 11 C 11/34 G 06 F 15/02

7230-5B 7343-5B

審査請求 未請求 発明の数 1 (全3頁)

9発明の名称

スタンバイ機能を有するCMOSマイクロコンピュータ

②特 頤 昭59-144682

砂出 題 昭59(1984)7月12日

砂発 明 者 高 ш

茂

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 額 日本電気株式会社 人

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内原

1. 発明の名称

スタンパイ機能を有する CMO S マイ クロコン E - - 8

持許 2. 耐水の範囲

スタンパイ校館を有するCMOSマイクロコン ビュータにおいて、Pチャンネルトランジスタも しくはNチャンネルトランジスタのうち少なくと も一方のトランジスタのスレッシュホールド電位 が通常動作状態とスタンパイ状態とで異なる電位 となるようにしたことを貯骸とするCMOSマイ クロコンピュータ。

3. 発明の詳細な説明

(技術分野)

本見明はスタンパイ機能を有するマイクロコン ビュータに削する。

(従来技術)

従来この初のCMOSマイクロコンピュータの プロック図を第1図に示す。1はCPU部、2は RAM部、3は発擠回路部、4はスタンパイ制御 フリップフロップである。今、スタンパイ状態へ の移行機球が発生すると、CPU部1はセット値 号 5 を送ってスタンパイ 制御フリップフロップを セットする。この結果、発振同路部3はスタンパ * イ制御フリップフロップからの出力信号6により 停止され、内部へのクロック供給が停止される。 RAM部はこの状態の時現在のデータを保持して スタンパイ状態に入る。スタンパイ状態ではRA M能データを保持するだけなので通常動作状態に 比べて低質力消費で収動できる。スタンパイ状態 の解除は、外部制御信号8により、スタンパイ制 御フリップフロップをリセットすればよい。これ により発振回断部3を再動作させクロックを供給 し過常動作状態に移行する。

(従来の欠点)

ここで、マイクロコンピュータの高速動作のた めには、トランジスタのスレッシュホールド電圧

特周昭61-24090(2)

が低い方が有利であり、又高集積度化化ともなってチャネル投が短くなるとスレッシュホールド電圧は低下する。しかし、スレッシュホールド電圧が低下するとトランジスタの電流UFF特性が悪化しティネルリータ電流が増加するので、スタンパイ状態ではこのリータ電流によって低電力消費が認めないという欠点があった。

(発明の目的)

本発明は高速動作と低スタンパイ製力消費を両立した、CMOSマイクロコンピュータを提供することを目的とするものである。

(晃明の構成)

本発射は、少なくとも1種類のトランジスタのサプストレート電位の内部発生回路を具備し、スタンパイ状態を検知してこの時通常動作状態と異なる電位をCMOSマイクロコンピュータを構成するドチャネルまたはNチャネルトランジスタ部の少なくとも一方のサプストレートに印加し、トランジスタのスレッシュホールド選圧を実質的に上げる事でスタンパイ時に弾突にリークな流をOFF

次にスタンパイ状態への移行要求が発生し、第 1図のスタンパイ制御フリップフロップがセット され、発掘回路が停止しRAM部データが保持 されスタンパイ状態に移行すると同時に、サブス トレート電位発生回路11はスタンパイ制御フリ ップフロップ出力信号6を検知してスイッテをト ランジスタ10のサブストレート電位が通常動作 状態に比べてVoだけ低くなり、 そのためスレッ シュホールド電圧が実質的に高くなる。従って通常 かよれたランジスタの電流OFF特性が通常 動作状態に比べ良くなり、低電力消費が実現できる。

スタンパイ状態におけるRAM部データ保持は、 スレッシュホールド電圧が相当高い場合でも問題 ないためRAM部データ保持と低消費電流が可能 となる。

スタンパイ状態の解除は、スタンパイ制御フリップフロップがリセットされた事をサブストレート電位発生回路が検知し、スイッチを再びa 鮪の

し、一方通常動作時は低いスレッシュホールド電圧で高速動作できるようにしたことを特徴とする。本発明のサブストレート低位内部発生回路は、CMOSマイクロコンピュータチップのサプストレート全体に対してそのق位を通常動作時をスタンパイ時とで異ならしめるように働らくものである。また、サブストレートではなく、ウェルの電位を変えるようにしてもよい。

(発明の実施例)

第2図は、本税明によるCMOSマイクロコンピュータの要部回路図である。 P チャネルトランジスタ9 および N チャネルトランジスタ10からなるインパータ回路において、 N チャネルトランジスタ10側にサブストレート電位内部発生回路11を接続した場合について説明する。通常動作状態に於てサブストレート電位の内部発生回路11はスイッチョ側の状態にあり N チャネルトランジスタ10のサブストレート電位は接地電位である。この状態で高速動作に適した低いスレッシュホールド電圧Vsに設定する。

状態に変化し、Nチャネルトランジスタのサブストレート電位が通常の接地電位になるようにする ことで通常動作状態に移行する。

第3四はサプストレート印加配圧 Vs を 得るための回路の一例で、発掘回路部13~18,コンデンサ19とトランジスタ20及び21により印加電圧発生編子16に食性圧 Vs が得られる。

(発明の効果)

本発明は以上の様に、少なくとも)種類のトランススタのサプストレート電位の内部発生回路と、スタンパイ状態を樹知して過常動作状態と異なる電位をマイクロコンピュータを解成するアチャも一方のトランジスタのサプストレと低スタンパイ制の方を具備することで高速動作と低スタンピュータを実現できるしたCMOSマイクロコンピュータを実現できるしたCMOSマイクロコンピュータを来れたランジスタのサプストロートランジスタのサプストレートランジスタのサプストレート

特開昭 61-24090(3)

電位を変化させてもよいことはいうまでもない。 また、サブストレートではなくウェル電位をかえ るようにしてもよい。また本発明の実施例の説明 で、スタンパイ状態でRAM部データのみを保持 する場合について説明したが、他の構成回路のデ ータ保持も行なうスタンパイ機能の場合について も同様に考えられる。

4. 図面の簡単な説明

第 1 図はスタンパイ機能のある C M O S マイクロコンピュータのブロック図である。

1: CPU部、2: RAM部、3: 発掘回路部、4: スタンパイ制御フリップフロップ部、5: スタンパイ制御フリップフロップ部セット信号、6: スタンパイ制御フリップフロップ部出力信号、7: 発振回路部出力、8: 外部制御信号、


第2図は本発明によるCMOSマイクロコンピュータの要部回路図である。


9: P チャネルトランジスタ、 10: N チャネ ルトランジスタ、11:サブストレート電位内部 発生回路、12:サプストレート印加電圧 Vs a 例:通常動作状態、b 例:スタンパイ状態 第3図は本発明のサプストレート印加電圧発生 回路図である。

13~18:発掘回路部、19:コンデンサ、 20~21:トランジスタ、22:印加電圧発生 端子

代理人 弁理士 内 原







第3図